

# Allgemeine Anforderungen chemisch Zinn

---

## Inhaltsverzeichnis

<b>1</b>	<b>Allgemeine Informationen .....</b>	<b>2</b>
<b>2</b>	<b>Informationen des chemisch Zinn (iSn) Prozesses .....</b>	<b>2</b>
<b>3</b>	<b>Anforderungen vor dem chemisch Zinn Prozess .....</b>	<b>3</b>
3.1	Anforderungen für den Wareneingang bei APL Hofstetter.....	3
3.2	Anforderungen für das Basismaterial.....	4
3.3	Eingangskriterien der Lötstoppmaske .....	4
3.3.1	Lötstoppmaskentyp .....	4
3.3.2	Lötstoppmasken Layout.....	5
3.3.3	Sonstige Lacke/Drucke .....	5
3.4	Kupfer-Sauberkeit nach dem Lötstoppmasken Prozess .....	6
3.5	Kennzeichnungsarbeiten nach dem Lötstoppmasken Prozess .....	6
3.6	Thermische Prozesse .....	6
3.7	Ionogene und andere Verunreinigungen.....	6
<b>4</b>	<b>Liefer- und Verpackungs- Bedingungen.....</b>	<b>6</b>
4.1	Allgemeine Anforderungen .....	6
4.2	Verpackungen von eingehenden und ausgehenden Leiterplatten .....	7
<b>5</b>	<b>Haftungsausschluss.....</b>	<b>7</b>

## Abbildungsverzeichnis

Abb. 1:	Kondensate.....	3
Abb. 2:	Lötstoppmasken Rückstände .....	3
Abb. 3:	Fingerabdrücke/ Kupfer Verunreinigungen.....	4
Abb. 4:	mechanische Defekte auf den Cu Pads .....	4
Abb. 5:	auskristallisierte Flüssigkeitsrückstände .....	4
Abb. 6:	mechanische Lötstoppmasken Defekte.....	4
Abb. 7:	100% geöffnete Bohrung/ erlaubt .....	5
Abb. 8:	undefiniert geschlossen/ nicht erlaubt.....	5
Abb. 9:	Pad nicht berührend/ erlaubt.....	5
Abb. 10:	Pad tangierend/ nicht erlaubt.....	5
Abb. 11:	sauber Cu Oberfläche/ erlaubt.....	6
Abb. 12:	kontaminierte Cu Oberfläche/ nicht erlaubt .....	6

## Allgemeine Anforderungen chemisch Zinn

---

### 1 Allgemeine Informationen

- Bestellungen: Nur an die E-Mail-Adresse **bestellung@hofstetter-pcb.de** senden  
Hinweis: **ohne vorliegende Bestellung** kann die Ware **nicht gefertigt** werden!
- Versand: Wir benötigen Ihren gewünschten **Logistik-Dienstleister** (TNT, DHL, UPS, Spedition, ggf. Kurierexpress, etc.) sowie die **Versandoption** (Expressdienst/ evtl. Zeitoption)
- Zahlungsbedingungen: 10 Tage oder nach Vereinbarung  
Unberechtigter Skontoabzug wird nachgefordert

### 2 Informationen des chemisch Zinn (iSn) Prozesses

- Prozesschemie: Stannatech®2000H Atotech, horizontale Anlagentechnik
- Formate: Min: 150 mm x 100 mm  
Max: 610 mm x 600 mm  
(größere Formate auf Anfrage)
- Leiterplatten Dicke: Min: 0,10 mm (<0,80 mm nur auf Anfrage)  
Max: 4,50 mm
- iSn Schichtdicke: Min: 0,8 µm  
Max: 1,0 µm (0,8 µm - 1,0 µm mit  $c_{pk} = 1,33$ )  
Höhere Schichtdicken nur auf Anfrage  
Hinweis: APL Hofstetter bearbeitet die iSn-Schichtdicke exakt wie angefordert!
- iSn Schicht: Reines Zinn (mit geringem Gehalt an Anti-Whisker-Additive-AWA)  
5 Whisker Kategorie analog IPC4554, Bewertung
- Lötbarkeit <sup>1</sup>: 0,8 µm ( $c_{pk} = 1,33$ ) 2x Reflow + 1 x Wellenlöten  
Lagerbeständigkeit <6 Monate nach Beschichtung mit iSn  
  
1,0 µm ( $c_{pk} = 1,33$ ) 2x Reflow + 1 x Wellenlöten  
Lagerbeständigkeit <12 Monate nach Beschichtung mit iSn

---

<sup>1</sup> Bleifreier Lötprozess

## Allgemeine Anforderungen chemisch Zinn

- Lagerung Konditionen <sup>2</sup>:  $15 \leq T \leq 30 \text{ °C}$   $\leq 70\% \text{ r.h.}$
- Kupferabtrag:  $\leq 3,00 \text{ }\mu\text{m}$
- Ionogene Verunreinigung: Nach dem iSn Prozess  $< 0,50 \text{ }\mu\text{g/cm}^2 \text{ NaCl Äquivalent}$   
(gemessen am APL Hofstetter Prozess-Testboard)
- Blind microvias:  $\varnothing \text{ min. } 0,100 \text{ mm}$  (aspect ratio max. 1:1), die Bohrung sollte trapezförmig sein, da sich diese als optimal herausgestellt hat
- Bohrlöcher:  $\varnothing \text{ min } 0,200 \text{ mm}$  mit aspect ratio max 1:10

### 3 Anforderungen vor dem chemisch Zinn Prozess

#### 3.1 Anforderungen für den Wareneingang bei APL Hofstetter

APL Hofstetter bearbeitet nur Leiterplatten die folgende Fehlermerkmale **nicht** aufweisen:

- Labels
- Kleberückstände
- Markierungen mit Stiften (z.B. zur x-out Identifikation)
- Kondensate, Öl, Fette- und Schmiermittel Rückstände, Fingerabdrücke
- Lötstoppmasken Ablösungen, Lötstoppmasken-Rückstände
- Staubrückstände vom Fräsprozess
- Kontaminationen aller art
- verbogene Leiterplatten
- unsaubere Multilayer Schnittkanten
- mechanische Defekte
- Möglichkeiten zum Eintritt von Flüssigkeiten z.B. Übergänge von Starr-Flex Bereichen
- Hochglänzende Kupferoberflächen



Abb. 1: Kondensate




Abb. 2: Lötstoppmasken Rückstände

<sup>2</sup> ZVEI Fachverband "PCB and Electronics Systems" / Referenzdaten / Empfehlung "Lagerbedingungen für nicht montierte Leiterplatten" - vom Februar 2008

## Allgemeine Anforderungen chemisch Zinn




Abb. 3: Fingerabdrücke/ Kupfer Verunreinigungen




Abb. 4: mechanische Defekte auf den Cu Pads




Abb. 5: auskristallisierte Flüssigkeitsrückstände




Abb. 6: mechanische Lötstoppsmasken Defekte

### 3.2 Anforderungen für das Basismaterial

Standard FR4 und Teflon®/ PTFE Materialien von weltweit etablierten Herstellern sind problemlos für den Prozess zu verwenden. Andere Materialien werden nur nach Absprache (Aluminium, Keramiken etc.) prozessiert. Folgende Basismaterialien können für den chemisch Zinn Prozess nicht verwendet werden:

- FR1
- FR2
- FR3
- CEM1/ CEM2

### 3.3 Eingangskriterien der Lötstoppsmaske

#### 3.3.1 Lötstoppsmaskentyp

Alle Lötstoppsmasken müssen für den chemisch Zinn Prozess durch APL Hofstetter oder Atotech freigegeben werden. Die Lötstoppsmaske muss genau nach den Spezifikationen des Lackherstellers aufgebracht werden, was bedeutet, dass alle Anforderungen die den chemisch Zinn Prozess betreffen eingehalten werden müssen<sup>3</sup>. Ist die Lötstoppsmaske genau nach den Spezifikationen aufgebracht, ist in der Regel nicht mit Lötstoppsmasken-Unterwanderung zu rechnen.

Hinweis: Der Lötstoppsmaskentyp TAIYO PSR4000 G23K und dessen Familie zeigte in der Vergangenheit massive Lötprobleme nach dem iSn Prozess.

<sup>3</sup> Insbesondere wird eine UV-Nachbelichtung und/oder eine Sonder-Aushärtezeit empfohlen.

## Allgemeine Anforderungen chemisch Zinn

### 3.3.2 Lötstoppmasken Layout

Das Lötstoppmasken Layout muss in Übereinstimmung mit IPC-A-600 Klasse 3 erfolgen. In Abweichung zu IPC-A-600 Klasse 3 müssen alle Bohrungen entweder zu 100% geöffnet oder zu 100% definiert geschlossen sein <sup>4</sup>. Pad-tangierende Lötstoppmaskenkanten sind ebenfalls zu vermeiden.




Abb. 7: 100% geöffnete Bohrung/ erlaubt




Abb. 8: undefiniert geschlossen/ nicht erlaubt




Abb. 9: Pad nicht berührend/ erlaubt




Abb. 10: Pad-tangierend/ nicht erlaubt

### 3.3.3 Sonstige Lacke/Drucke

Alle zusätzlichen Lack- oder Druckarbeiten vor der Verzinnung (wie Kennzeichenlack, Karbonlack, Umsteigerdruck, Abziehlack usw.) müssen so ausgeführt sein, dass keinerlei Beeinträchtigungen während des Verzinnungsvorgangs auftreten. D.h. sie müssen haftfest und innert sein. Bestehen hierzu berechnete Bedenken, muss eine Bearbeitung abgelehnt werden. Treten dennoch Beeinträchtigungen des Zinnprozesses auf, werden Folgekosten (z.B. für Reinigung, Produktionsausfall usw.) in Rechnung gestellt.

<sup>4</sup> ZVEI Fachverband "PCB and Electronics Systems / Referenzdaten / Empfehlung "Lötstopplack Design für Vias"

- vom März 2012

## Allgemeine Anforderungen chemisch Zinn

---

### 3.4 Kupfer-Sauberkeit nach dem Lötstoppmasken Prozess

Die Kupferoberfläche muss frei von allen Kontaminationen organischer oder anorganischer Art sein. Die Oberfläche muss mit einer Mikroätze oder in einem abrasiven Prozessschritt gereinigt werden. Die Funktionsfähigkeit der Kupfervorreinigung muss überprüft werden. Der Kupferabtrag sollte bei  $\sim 1,0 \mu\text{m}$  liegen.



Abb. 11: sauber Cu Oberfläche/ erlaubt




Abb. 12: kontaminierte Cu Oberfläche/ nicht erlaubt

### 3.5 Kennzeichnungsarbeiten nach dem Lötstoppmasken Prozess

Alle zusätzlichen Kennzeichnungsarbeiten müssen vor dem chemisch Zinn Prozess durchgeführt werden. Diese Kennzeichnungen müssen strikt nach den Spezifikationen des Herstellers erfolgen. Die Lacke müssen für den chemisch Zinn Prozess freigegeben sein.

### 3.6 Thermische Prozesse

Alle thermischen Prozesse müssen vor dem chemisch Zinn Prozess erfolgen. Temperatureinflüsse (Kälte und Wärme) nach dem chemisch Zinn Prozess führen zu einer Verschlechterung des Lötergebnisses sowie zu einer Verkürzung der Lagerzeit der Leiterplatten.

### 3.7 Ionogene und andere Verunreinigungen

Die Ionogene Verunreinigung bei Eingang der Leiterplatten sollte so gering wie möglich sein ( $< 0,50 \mu\text{g}/\text{cm}^2$  NaCl äquivalent).

## 4 Liefer- und Verpackungs- Bedingungen

### 4.1 Allgemeine Anforderungen

Perforierte und gefräste Multilayer müssen so stabil sein, dass diese während des chemisch Zinn Prozesses, beim Verpacken oder Versenden nicht brechen können. Papierbögen zwischen den Leiterplatten sind aufgrund von Problemen während der Auftragsfertigung nicht erlaubt. Trocknungsmittel sind ebenfalls nicht erlaubt, diese können zu mechanischen Defekten sowie Korrosion führen.

## Allgemeine Anforderungen chemisch Zinn

---

### 4.2 Verpackungen von eingehenden und ausgehenden Leiterplatten <sup>5</sup>

Die Verpackungen sollten so stabil sein, dass diese für den Weitertransport zum Kunden wiederverwendet werden könnten. Eine größere Anzahl von Kartons müssen auf einer Euro-Palette geliefert werden. Alle Kartons/ Paletten müssen gegen Transportschäden gesichert sein. Die Leiterplatten sollten mit Dämpfungsmaterialien wie Schaumstoff oder Luftpolsterfolie verpackt werden, diese Dämpfungsmaterialien müssen jedoch staub- und faserfrei sein. Die Leiterplatten Verpackungseinheiten müssen in einem geeigneten Stapel von mind. 10 bis zu 25 Leiterplatten eingeschrumpft werden.

Auf Trockenpads und Feuchteindikatoren ist aus ökologischen Gesichtspunkten zu verzichten.

APL Hofstetter PCB GmbH verpackt aus qualitativen Gründen (ionogene Oberflächenverunreinigung; mechanische Defekte) generell ohne Feuchteindikatoren und Trockenpads. Es erfolgt ein Einschumpfen in PE-Folie.

## 5 Haftungsausschluss

APL Hofstetter übernimmt keine Garantie für Defekte, welche sich durch nicht Einhalten der allgemeinen Anforderungen ergeben. Ebenfalls wird keine Garantie für eine nachfolgende Manipulation oder Beschädigung der chemisch Zinn Schicht übernommen, gleiches gilt für Defekte vom vorhergehenden Leiterplattenhersteller.

---

<sup>5</sup> Die Leiterplatten dürfen durch alle verwendeten Verpackungsmaterialien nicht negativ beeinflusst werden.